데이터 전달회로 및 이를 포함하는 메모리

Circuit for transfering data and memory including the same

Abstract

데이터 전달회로는 다수의 제1라인; 상기 다수의 제1라인 중 선택된 제1라인으로부터 데이터를 전달받기 위한 제2라인; 상기 다수의 제1라인 중 선택된 제1라인으로 데이터를 전달하기 위한 제3라인; 상기 제1라인의 데이터를 상기 제2라인으로 전달하는 경우 상기 다수의 제1라인 중 자신에게 대응하는 제1라인의 데이터에 응답하여 상기 제2라인을 구동하는 다수의 구동부; 및 상기 제3라인의 데이터를 상기 제1라인으로 전달하는 경우 상기 다수의 제1라인 중 자신에게 대응하는 제1라인이 선택되면 상기 제3라인과 자신에게 대응하는 제1라인을 전기적으로 연결하는 다수의 연결부를 포함한다.
A data delivering circuit includes multiple first lines; a second line for receiving data from a first line selected from among the first lines; a third line for delivering the data to the first line selected from among the first lines; multiple operating parts operating the second line in response to data of its corresponding first line among the first lines when delivering the data of the first line to the second line; and multiple connecting parts electrically connecting the third line with its corresponding first line once the corresponding first line is selected from the first lines when delivering the data of the third line to the first line.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (1)

    Publication numberPublication dateAssigneeTitle
    US-9607670-B2March 28, 2017SK Hynix Inc.Data input circuit and semiconductor memory device including the same